多路智力抢答器课程设计[1]multisim
上传时间： 2013-10-20
上传用户：RQB123
基于EWB平台实现多路智力抢答器系统的建模与仿真
上传时间： 2014-01-10
上传用户：qwe1234
多路只能抢答器的设计，可以供学习数字电路知识时参考。
上传时间： 2014-08-16
上传用户：qq521
单片机课程设计(基于多路数字抢答器)这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： 单片机
上传时间： 2022-03-04
上传用户：shjgzh
这是多路模拟信号采集器，欢迎大家下载观看
上传时间： 2013-12-09
上传用户：wfl_yy
一个用VerilogHDL语言编写的多路解复用器
标签： VerilogHDL 语言 编写 多路
上传时间： 2013-12-16
上传用户：yph853211
发现并证明了在设计多路大电流DC-DC变换器时,如果对每个工作模块进行有效隔离可避免自激情况发生。这个发现可更好地指导设计大电流多路DC-DC变换器。
上传时间： 2013-10-23
上传用户：stst
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
红外遥控多路抢答器的设计，方案简便，实用，易于制作
上传时间： 2016-06-03
上传用户：极客
